Ιδρυματικό Αποθετήριο
Πολυτεχνείο Κρήτης
EN  |  EL

Αναζήτηση

Πλοήγηση

Ο Χώρος μου

Επιτάχυνση διανυσματικού πολλαπλασιασμού πινάκων με χρήση FPGA και HLS

Sidiropoulos Stefanos

Πλήρης Εγγραφή


URI: http://purl.tuc.gr/dl/dias/C1E23450-7859-4326-93EA-1567F85D253E
Έτος 2017
Τύπος Διπλωματική Εργασία
Άδεια Χρήσης
Λεπτομέρειες
Βιβλιογραφική Αναφορά Στέφανος Σιδηρόπουλος, "Επιτάχυνση διανυσματικού πολλαπλασιασμού πινάκων με χρήση FPGA και HLS", Διπλωματική Εργασία, Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών, Πολυτεχνείο Κρήτης, Χανιά, Ελλάς, 2017 https://doi.org/10.26233/heallink.tuc.67385
Εμφανίζεται στις Συλλογές

Περίληψη

Μη διαθέσιμο για την επιλεγμένη γλώσσα

Διαθέσιμα αρχεία

Υπηρεσίες

Στατιστικά